


پس من التحقیق ۲ تا بوده فیکت
 علیک هویش فیکو اد Transmission
 Direct
 جلب لایه
 الفکره انوار د دعه صالیه داخه علی
 ار Transmission حش ال Input
 Direct gate





فد لوقته انا واقف عندار د فلو عا و ارجع له
 Input هتلقنی برع بالسهم لورا
 یعنی من التحقیق ان D الیه داخه دعه
 هر عدت من الاولیه علی حده و عدت الوقت
 بتایم واحد موصلت قبل ال Transmission gate
 بلکه اکتل واقف عندار د اوعا و تر برع له D
 فناخذ من حساب حساب ال Delay بتایم
 ا د حده بین بالسلسله
 فیق حساب ال

$$T_{hold} = T_{Transmission\ gate} - T_{inverter}$$

فلو هفت من انوار ال Transmission gate
 واد T_{inverter} گانه ۱/۲
 بتایم ال T_{hold} = ۰.۲۵
 یعنی انست که گهر تم انت تمام یعنی عشان
 اقدر اعل Violation من hold لازم اعدا
 D input قبل ال ۵ تا ۲۵ به الیه هو اناست
 عریص موصول بعدار +ve edge CLK
 یعنی و بالناحیه عریص هتا با ارقام دی
 یجمل Violation من hold
 من التحقیق انت که تمام یعنی ۱۰ بوده لا یکن
 شو به بشوی مانتخ ال ۱۰ تا هتلقن انوار
 Transmission ارقام -ve و ارقام +ve الیوم د لوقته
 عده یکن تفهم ال -ve دعه جات من
 و انک تفهم انوار Arch بتایم ال F.F ده من تا بتایم


تخلیا بین من البدایت لکه تفکر ال Latch
 گرسخه ثبات ایزایه و بعدا ترسم ال F.F
 ناخنا تو بنا آخر صرة انوار ال F.F هو عبارة عن
 2 Latches واد Master و Slave
 Assume +ve edge Flip Flop



تو بنا المرة الیه ثبات انوار ال T_{su} حساب و لایه
 عریص بال Master Latch

$$T_{su} = 3t_{inv} + T_{gate}$$

ولو حش فاگر ارجع لاخر سین کاتر هتلقن لایه
 بین المرة الیه ثبات محسناش ال Hold Delay
 لوفا کرد Hold هو الوقت الیه لازم ال Input
 یفضل ثابت فیه بعدار +ve edge و هتلقن
 فلو حش خدت ال ۱۰ تا ال Master ده
 اناست شاله عریص ال -ve فلو اناست ال CLK
 ال +ve edge تیج هیکر قاطع طریق ال Input
 ! نه بدخل ال ۱۰ تا ال Master هیکر مطلق
 بین لو حش لستق ال Master حش هیکر علی




هو هتلقن انوار الیه هتلقن الوقت بتایم ال Transmission
 رقم الیوم و نفدر نتو له شکل مبدی
 T_{hold} هو ال Transmission gate
 انوار ال

* حاجة شامة محتاجين نأكد عليها قبل مبدأ
Lab 2 هو ازاعة أعرف هذه الرسمة هل
أنا Skew +ve و -ve Skew
نماذج ينفه رقم أخذ به بار +ve و بار -ve

أول فكرة إنه ممكن يجلب رسمة ويقول
احسب في Source Period بتاتك وحافظ
Skew على في Path

(*) الفكرة إنك دامتة در هوفين Source
التي طالع هذا في CK ده والي
Distention اليه هتولد في CK
فلو في CK واصلت Source قبل
ال Distention واليه هوده المنطق بتاع
يقع ده Skew +ve ولو في CK واصلت
ال Distention اني ده وبعدها خدت وقت
عقباله هتولد في Source يقع ده Skew -ve
نتالجه نأخذ مثالين بس جمليلين مثالا



امثال ده بس من غير ارقام أنا بس عاوزك تفسر
كل (Reg → Reg) Path دشوف في Skew
ال رسمة +ve و -ve
مثال ده نأخذ في 2

Source باين منه السهم انه I و Distention
1 واصلت في CK التي ديه اليه هو Source
وهد هو CK قدت شوية عدت عليه
ال موصلة 2 داليه هو Destination
يقع في CK واصلت في Source قبل Destination
يقع ده Skew +ve

• انك في 2 ← 3 برده +ve
• ليح في 3 ← 1
ال CK واصلت في 1 قبل قعدت في 3
(2-buffer) برده هتولد في 3
هو Source يقع في Destination واصلت في Source

2) ليح في بقى نتاخه نوع من المثال
نحسب مثلاً Lab 2 اني يدك
ارقام ال Skew مثلاً من غير رسم
ال Source و Distention و الفوارت
ده

وعاوزك بقى نتا عدل في Setup Violation
في Lab 2
مثلاً في 1 داليه دور عليه الي بيوت
ال عاوزك

(1) بالنسبة لـ Setup عاوزك ترف
ال رقم ده شاع ال Skew أخذ به بار +ve
و بار -ve

نكتبه باعداد قبل ال Skew
Period > t_q + t_{propagation} + t_{su}
فلو فلو ال inequality ديه متحقق
يقع هفيش Violations ولو متحققش يقع
أنت هتولد في Setup Violation و احكامه
عاوزين تدور عليه ال worst
Case

حسبت كل ال worst
Case و ال inequality
لمت متحققه يقع أنا حده عمره هتولد في Violation

نتالجه نجيب ال
أنا عاوز ال Period يقع في
بس ال worst
Case اني اخيف عليه
حاجة نقل الرقم اليك ده فوده ال Skew
داليه عاوزة يقفل يقع هتولد في Skew -

ولو خدنا ال RHS (worst case)
أنا بس ده عاوز ال RHS يقع اني ما يركب
بس لو خدنا ال RHS بار worst
Case اليه هو انك ال Delay
MAX library

يقع ده ال worst
ال عاوزك دلوقتي
Period - t_{skew} > t_q + t_{prop} + t_{su}


دنا ال -ve Skew
Distention 1

Com
 Notes بنام
 h9b بنام
 200
 SCRIP و لو تفتحه
 نتایج نشوف سوا اینجی جدید الیه اضافه
 Labs 1

→ elaborate lib work ALU
 له عشاء بخت ار
 intermediate files
 File واسه lib
 intermediate files
 Analyze و لو فکرار
 Read
 Analyze دار elaborate
 Automatic link
 Command
 link تانیه و لو کتبه من میخیز

→ check design
 Checking و نتاخذ علمه ایه cell
 input بنام Driven و یکتا و علمه
 output فیه منط Floating و یکتا
 دره کده تانوا الیست الیست فیه الیست
 Run و نفتح ار
 Syn. log سطر رقم 181 متعلق

Cells donot drive (LINT-1)
 له ده اسم ار warning لوار output
 بنام ار cell بق Floating
 حب لیه بختل حاجه زیه کده؟ ده بسبب ار
 Designware library
 الیه عشاء دخله الیه بقدر عیلت ار function
 متعلق زیه ار Comparator



لوا ناعلر output و Equal فانبار E
 دار G و L دره بقوا Floating و بالتایه
 ده warning فانلی فیه ارفع بن جمع لیه
 هتاونه ساکانا دره سکون و عیلت

hold
 بده نفس الفکره نخط الی inequality
 و ندر ازایه نطاوله بنو خطها الیه
 هو نخط کله الی worst case
 و لو سوار inequality متفتحه میفرغ
 Violation

$$skew + Thold < Tcq + Tpropagation$$
 (LHS) (RHS)
 فان عشاء ار inequality نفل متفتحه
 لازم ار LHS یکونه اقل صد ار RHS
 حب عاودار worst case
 دره LHS و اقل ار RHS و لو سوار
 الی inequality متفتحه فان کده
 Violations

حب ازایه ار Thold ازده؟
 الیه هو قصه یه LHS زیه ایف
 ازده علمه ار Thold رقم الیه هو درونته
 +ve skew
 حب ازایه ار RHS اقل هو ایف
 آند آخمن Delays و الیست lib
 min library

← یقه عشاء اعل Run setup و ناکده
 الی Violations آند الیست skew -ve
 و آند الیست MAX library (MAX-Delay)

$$Tperiod - Tskew > Tcq + Tprop + Tsu$$

← بقیه عشاء اعل Run hold و ناکده
 الی Violations الیه فیه هو ایف آند الیست skew +ve
 و آند الیست min library (min-Delay)

$$Thold + Tskew < Tcq + Tprop$$

 حب لیه الیست و فیه الیست الیست
 الیست الیست الیست

داده حمل غشا بدانت هشتادم
 Compile-ultra
 Compile
 عارف سوانت دلوغه فب لو استدمت
 Compile ايوه حمل برده حمل
 Optimization بس مش بالحنفده
 Removed مش حمل
 merged

بقيا بقل Rrn افرا
 Command Terminal

dc-shell -f Syn-Script.Tcl
 Pipeline

دده معنا ما Command
 2 Command

Terminal
 (Syn-log)

Notes lab 2.1

Run the script file

- ① Run the script file
- ② Open Syn.log
- ③ Search for "Removed" & "merged"

the Register reg4-reg[1] is Constant, will be Removed

لوحيا فحنار RIL فلاق! ار reg4 ده
 عبارة عن 8bit register من فداوزين بق دلوغه
 نفوم هوليه شال
 فلاق! ار القيمة اليمه فحنار reg4
 دار Reset هو 8'ba00000000 ولومفيش
 Reset فحنارها وانه فميه ال Parameter
 اليمه هو يعني Constant "PRMBL"

Reset 8'b00000000
 Reg4 Normal operation 8'b01010101

فب فاقه على 7 5 3 1 bits
 در bits دوله هيفلوا شابين بعض
 حوله الوقت سوا رنت ف ار Reset اوار Normal
 فحنار ده ار فاقا بده رلقه انرا فجلت
 اقل Area فحنارهم ديو ملوا على ال

Reg4-reg[2] is removed because it is merged to reg4-reg[0]

Compiler فراقه حمل merged
 ال bits اليمه ب 1 مع ار reg4 ده برده
 عناه هم حو اار rst ب 0 وده ار rst
 ب 1 وانه هم حو اار rst ب 0 وده ار rst
 بوضر Area اعشهم فاقا وده

(2) input Delay constraints

بددہ نکتہ المعادۃ و نشوف ازہ اسے
محنتا جہتہ فدخلہ فی سیرۃ

3) Reg To output




• لوده تغالیه نسبت به العادله

$$T_{period} > T_{pd} + T_{output\ delay}$$

نفس الفکره ونفس الیکتریم ال output ببقی
 الیه Delay جذب ده الیه لوزم ناخذوه حسابنا
 الفکره انک لو مغلش حسابات علیه دملعت
 ال output عاده ال Block الیه بعد ک الیلرجه
 الیه انت مخذتوش حسابات والفروجه
 هعجل Capture ال Value میلرجه انک
 بعت Value فانه جدیدة والدنيا هعجل تمام
 فکترم الیحداد Output Delay

• فیج بقی الحساب ال Propagation Delay



فیج ده هنا عتبار حساب ال Delay بتاع آخر

Cell لوزم الیحداد اعتباریه ال output CAP

وال input حی آخر ال gate عاده

أجب ال input صدار ال gate الی قابل

بس ال output هینی ال CAP

فده حدخله بده ال Constraint

• Set. load

4) set-output delay. ← بقی هنا حدخل

5) Set. load

بقی عدد ال Constraints لود بوقت هم

5) هیهمنیش ال Syntax هیلر فیه

ال المیزجیه هیهمنیش انک فیهت الی

واحد الیه بنعم الی وأنقل الی المیزجیه

بس الی